Ce este RISC-V și ce înseamnă pentru Android și Galaxy Watch cu Wear OS?

286
Risc-V
Sursă foto: sw.siemens.com/en

Qualcomm a anunțat că lucrează cu Google pentru a dezvolta o platformă Wear OS personalizată folosind RISC-V ISA. Știam deja că Qualcomm investește masiv în promovarea utilizării RISC-V odată cu formarea RISE la începutul anului 2023. Dar ce este RISC-V? Ce este mai exact un ISA? Ce înseamnă toate acestea pentru cei care folosesc Android și Wear OS. În primul rând este ceva extrem de promițător și nu ne îndoim că așa va fi. Vom avea parte de lucruri grozave pe viitoarele ceasuri Galaxy Watch și telefoane Samsung Galaxy.

Qualcomm chiar a început o nouă colaborare cu Bosch, Infineon, Nordic Semiconductor și NXP pentru a spori disponibilitatea produselor comerciale folosind RISC-V ISA. Cei mai mari jucători din industrie care lucrează împreună înseamnă că generațiile viitoare de dispozitive se vor baza pe această platformă. Spre deosebire de majoritatea celorlalte modele ISA, RISC-V este furnizat sub licențe open-source, fără drepturi de autor, potrivit AndroidCentral.

Ce este RISC-V?

RISC-V este un set de instrucțiuni standard open-source ISA (Instruction Set Architecture) utilizat pentru dezvoltarea procesoarelor personalizate. Se bazează pe arhitectura computerului RISC (Reduced Instruction Set Computing) și este oferit sub licență open-source fără drepturi de autor de către RISC-V International, o organizație nonprofit elvețiană.

RISC ISA folosește conceptul că fiecare instrucțiune dată unui procesor ar trebui să îndeplinească o singură funcție. Pentru a face mai mult, trimiteți mai multe instrucțiuni. Păstrând instrucțiunile care sunt efectuate local pe procesor, cum ar fi calculele, separat de instrucțiunile care folosesc alte părți ale unui computer, timpul necesar pentru a efectua o sarcină este ușor de prezis, iar designul general este simplificat. În comparație cu un design CISC precum ARM, platforma folosită în lucruri precum telefonul sau ceasul inteligent, un procesor RISC are nevoie de mai multe instrucțiuni individuale, dar fiecare se realizează foarte rapid.

CISC (Complex Instruction Set Computer – set complex de instrucțiuni pentru calculator). Este un tip de arhitectură de computer. Procesoarele Intel x86 (până la 80386 inclusiv) sunt cele mai cunoscute care folosesc această arhitectură.

Sunt o mulțime de acronime și o imagine de ansamblu complicată a ceva care este de fapt o idee simplă: a face lucruri mici pe rând foarte repede poate fi mai eficient decât a face un lucru complicat uneori. Ambele oferă același rezultat în ceea ce privește un utilizator, așa că accentul se pune pe eficiență.

Atât RISC-V, cât și ISA-urile bazate pe CISC, precum ARM, au puncte forte și puncte slabe. ARM este foarte eficient energetic, foarte scalabil și are un ecosistem matur și stabil. În acest moment, este platforma ideală pentru dispozitivele încorporate mici, motiv pentru care există sute de miliarde. Acest lucru se poate schimba în viitorul apropiat din cauza lucrurilor care fac RISC-V să fie super-grozav.

Ce face ca RISC-V să fie important pentru viitor?

Există câteva motive pentru care companii precum Qualcomm, Samsung, Google, NVIDIA și altele sunt interesate de RISC-V. Dar, există două lucruri cu adevărat importante aici: deschiderea și modularitatea.

RISC-V este furnizat în baza unei licențe open-source și fără drepturi de autor. Asata înseamnă că diferite companii, gen Samsung, Xiaomi, Sony, Motorila sau altele sunt libere să-l ia, să îl modifice pentru a se potrivi mai bine unei anumite nevoi și să construiască dispozitive folosind aceste modele. Apoi alte companii pot face referire la acestea pentru a le face și mai bune. Corporațiile pot chiar să lucreze împreună fără a aștepta ca o companie precum ARM sau Intel să dezvolte „următoarea generație” de design de bază de procesor. În mod ideal, natura open-source a RISC-V va încuraja colaborarea și inovația.

RISC-V este, de asemenea, cu adevărat modular. ISA de bază poate alimenta orice, de la un simplu controler cu un singur scop la un super-computer mainframe prin utilizarea extensiilor. Aceasta înseamnă că software-ul de nivel înalt, cum ar fi un sistem de operare, este mai ușor de dezvoltat și întreținut, deoarece indiferent de compania care dezvoltă un procesor RISC-V, codul este același.

Când combini toate acestea, lucrurile devin cu adevărat interesante. O companie poate dezvolta un procesor personalizat conceput pentru sarcini specifice care sunt adaptate pentru un set țintit de aplicații finale. Un PPA optimizat (putere, performanță și zonă) construit pe o platformă în care fiecare caracteristică poate fi aleasă manual va fi mult mai flexibil decât a trebui să utilizați setul complet de caracteristici și asta înseamnă o performanță mai bună folosind mai puțină energie.

Viitoarele ceasuri și telefoane mobile vor fi mult mai rapide

Mai simplu spus, dezvoltarea RISC-V înseamnă că smartwatch-ul ​​și, în cele din urmă, telefonul tău – va fi mai rapid. Mai mult, vor avea de fapt o durată de viață mai bună a bateriei odată ce toate ciudățeniile vor fi rezolvate. Se știe că procesorul Tensor G3 fabricat de Samsung este excelent datorită designului personalizat atât al hardware-ului, cât și al software-ului, adaptat codului AI al Google. Luați acea idee și extindeți-o la întregul cip, rezultă un concept foarte bun dispozitivele Wear OS sau Android OS.

Mai avem destulă pâine de mâncat până ajungem acolo. Modelele ARM sunt folosite astăzi pentru că sunt atât de bune acolo unde contează. Este posibil ca modelele RISC-V să nu le ajungă niciodată din urmă. Dacă o fac, ne putem aștepta în sfârșit la un dispozitiv la fel de bun pe cât pretinde compania care îl vinde când vine vorba de performanță și eficiență.